搜索 English
 
Saber Classic
Saber ESD
SaberRD
Synplify Pro
Synplify Premier
Identify
Mentor PADS
 
 
 
  电源设计
当前位置:首页 > 产品介绍 > 产品文章
Synopsys公司FPGA综合解决方案

今天的FPGA设计

    可编程逻辑器件的价值在于可以通过快速的原型验证使产品的面市时间大大缩短.虽然我们想让产品尽快面市,但同时也要考虑产品的经济性,就需要在器件的性能和价格之间作一个折中.在满足设计功能的情况下,逻辑综合在一个产品的开发过程是及其重要的。因此,选择一个好的逻辑综合解决方案十分关键!同时FPGA器件的逻辑规模及复杂程度越来越大,给工程师开发原型验证单板带来很大的难度,是产品的发布滞后,所以选择一款现成的高性能的原型验证开发平台至关重要!

    这就是Synopsys公司成为FPGA逻辑综合及原型验证领域领导者的原因。在世界范围内,越来越多的设计工程师认识到了Synopsys公司FPGA解决方案的优越性。SynopsysFPGA产品专注于增强高密度和高性能可编程逻辑设计的能力。

生产率就是一切

        Synplify Pro为复杂可编程逻辑设计提供了优秀的HDL综合解决方案;Synplify Premier 集成了专利的Graph-Based Physical Synthesis综合技术,并提供Floor Plan选项,是业界领先的FPGA物理综合解决方案,能把高端FPGA性能发挥到最好;HDL Analyst提供优秀的代码优化和图形化分析调试界面;Certify 确保客户在使用多片FPGA进行ASIC/SoC验证时快速而高效地完成工作;Identify是唯一的RTL级调试工具,能够在FPGA运行时对其进行实时调试,加快整个FPGA验证的速度。在Synopsys 又推出了基于DSP算法的代码产生和综合工具Synplify DSP,架起了算法验证和RTL代码实现之间的桥梁;HAPS是高性能的ASIC原型验证系统,大大减少了一次流片成功的风险及节省了产品推向市场时间。总之,这些产品都可以实现Synopsys公司的承诺:提高设计的效率,并带给您最佳的结果。

创新和领先的历史

        Synplify Pro逻辑综合工具可以极大地提高综合效率,Synplify Premier在这个基础上还可以再提高最多40%的性能,Synopsys的FPGA产品成为了衡量其它FPGA产品的一个标准,以下这些创新是业界第一:
        第一个时序驱动的FPGA综合器
        第一个在设计中提取有限状态机和为状态机重新编码
        第一个直接将逻辑映射到逻辑单位
        第一个跨越层次优化逻辑(进行优化)
        第一个在RTL级做cross-probing
        第一个在综合中集成了布局/布线约束
        第一个不用做分割就可以综合百万门级设计
        第一个FPGA的物理综合
        第一个调试点插入和ASIC代码转到FPGA
        第一个自动RTL分割技术
 
最佳的结果
 
        使用Synopsys公司的FPGA产品,你可以得到最佳的可编程逻辑设计,用最小的代价得到最高的性能。Synplify Pro,Synplify Premier和Identify等工具能够确保你按时完成设计任务,并且保证电路性能和面积最优。
        Synopsys公司逻辑综合方面的工具可以和业界流行的仿真工具,布局/布线工具和参数提取工具紧密结合。你可以在使用功能强大的逻辑综合解决方案的同时,灵活选择其它的工具来配合完成你的设计。

 

 
北京才略科技有限公司版权所有  京ICP备09045343号 技术支持: 网域动力
地址:北京市海淀区丰智东路13号朗丽兹写字楼9029室  电话:8610-82673952,82673953  邮箱:saber_support#greatalent.com(将#换为@)  邮编:100094