搜索 English
 
Saber Classic
Saber ESD
SaberRD
Synplify Pro
Synplify Premier
Identify
Mentor PADS
 
 
 
  Saber
当前位置:首页 > 产品介绍 > Synplify Premier

最全面和最高效的FPGA综合环境

       Synplify Premier &Synplify Premier with DP软件的面世,进一步巩固了SynopsysFPGA综合领域领先业界的地位。Premier不仅继承了明星产品Synplify Pro的全部功能,更加入了众多强大的FPGA综合选项,可以轻松应对复杂的高端FPGA设计和单芯片ASIC 原型验证。

Graph-Based 物理综合技术

        Synopsys发明的graph-based物理综合技术提供了对90nmFPGA的一键式物理综合,有效地提升了timing-closure。有别于ASIC的设计,逼进法对提升FPGA的时序表现并不明显。在graph-based物理综合技术中,为了对一个FPGA进行布线而预先设置的连线和预布局可以被显示为一个详细的布线资源图。距离的概念随之转变成为适度的延时和可用的连线资源。Synplify Premier推出的graph-based物理综合技术融合了优化、布局和布线的功能,从而产生出一个物理优化过的网表文件,提供更快的timing-closure520%的时序提升。

一键式物理综合流程和Design Plan选项

大幅缩短开发周期

        Synplify Premier强大的功能带来的不仅是性能的提高,而且会大大节约工程师的开发时间。由于Synplify Premier提供更准确的时序估计和预布局信息,从而减少了设计中turn around的次数,使得在大多数情况下,Synplify Premier都会为设计者节约多达数周的时间。甚至可以实现用其它工具不能实现的高复杂高容量设计。通常,你的设计越大越复杂,Synplify Premier工具就能够提升越多的设计性能。

单芯片ASIC 原型验证方案

       Synplify Premier不仅集成了Synplify Pro所有的优化选项,包括BEST算法、Resource SharingRetimingCross-Probing等等。还整合了一些特有的功能,方便用户使用单颗FPGA进行ASIC原型验证设计。这些特有的功能包括:全面兼容ASIC代码;支持Gated Clock的转换;支持Design Ware的转换。同时,因为整合了在线调试工具Identify,极大的方便了用户进行软硬件协同仿真,确保设计一次成功,从而大大缩短了整个软硬件开发和调试的周期。

 
北京才略科技有限公司版权所有  京ICP备09045343号 技术支持: 网域动力
地址:北京市海淀区丰智东路13号朗丽兹写字楼9029室  电话:8610-82673952,82673953  邮箱:saber_support#greatalent.com(将#换为@)  邮编:100094